⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-94672

@Int_Cl_4

識別記号

庁内整理番号

母公開 平成1年(1989)4月13日

H 01 L 29/78

3 2 1 S-8422-5F

審査請求 未請求 発明の数 1 (全10頁)

公発明の名称 縦形MOSFET

到特 頤 昭62-251448

愛出 願 昭62(1987)10月7日

切発 明 者 富 永

保 神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑪出 願 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

砂代 理 人 弁理士 三好 保男 外1名

明 細 2

1. 発明の名称

収形MOSFET

2. 特許請求の範囲

ドレインとして作用する第1導電形置と、

表第1 尋電形段内に形成された第2 専電形のウェルと、

該ウェル内に形成された第1導電形のソース領域と、

該ソース領域と前記第1界電形層との間の前記 ウェル上にゲート絶縁規を介して設けられ当該ウェルにチャネルを誘起させるゲート電極と、

前記ソース領域を貫通して前記ウェルに達する 講が撃殺され少なくとも前記ウェルに対しては前 記消内に形成された高融点金属からなるコンタク ト部を介して当該ウェルおよび前記ソース領域に 接続されたソース電極と

を有することを特徴とする眼形MOSFET。

3. 発明の評細な説明

(発明の自的)

(産業上の利用分野)

この発明は、例えば紀カ用スイッチング素子等として使用される破形MOSFETに関する。 (従来の技術)

観形MOSFETの割1の従来的としては、第10回の切~値に示すようなものがある(IE³
Transaction on Electron Device V
of ED-31. 私12 DEC. 1984
DP1693~1700「Optiaua Design
of Power MOSFET's」)。

第10回の個~個中、31は高額度のN・ 壁板であり、N・ 銭板31上には実質的にドレインとして作用する低額度のN形ベース関32がエピタキシャル成長法により形成されている。N形ベース別32の表面側には、Pウェル33か形成され、Pウェル33内にN・ソース領域34か形成されている。また、N・ソース領域34とN形ベース際32との間におけるPウェル331とほは、Pウェル33の表面圏にチャネル33aを誘起る6が、

ゲート観化設35を介して形成されている。

37はPSGからなる中間絶縁収、38はA Q 段で形成されたソース電板であり、ソース電板38は、ソース・Pウェル共通コンタクト孔39によりN・ソース領域34およびPウェル33に共通に接続されている。また、N・基板31の協面には図示省略のドレイン電板が設けられている。

上述のように構成された収形MOSFETは、ゲート電板36部分およびソース・Pウェル共通コンタクト孔39部分からなる単位体がセルと称され、このセルの所変圏数が並列接続されて構成されている。そして耐圧が例えば100V程度以下のものでは、オン低抗の大部分がこのセルの昭以によって決められており、セルサイズを縮小してセル密度を再めると、オン抵抗のに減、云い換えれば損失の低減が図られる。

しかしながら、第1の従来例にあっては、 N・ソース領域3 4 形成のための N・ 仮故の際に P ウェル3 3 のコンタクト部3 3 D を表面に残すため

次いで、第11回には取形MOSFETの第2の従来例を示す(実動限56-162395月)。なお、第11回において前記第10回における部材および即位と同一ないし均等のものは、前記と同一符号を以って示してある。

表面に残すためのフォトリソグラフィエ程が省略されてセル密度の向上が図られている。そしてれ、中間絶縁以37にコンタクト孔41が開発でルかい、中間絶縁以37をマスクとしたKOH等のアルクによる異方性エッチング液による異方性エッチングでよりではなっている。人2段で形成されている。人2段で形成の部のでは、ソースで低43は、ソ学済42の傾斜面の部分において拡放深さが1~1.54mのソースに放っている。4がよびPウェル33に共通に接続されている。

ところで、シリコンでの半導体にとってアクセプタ不能物となるAを材質で形成されたソース治術とドナー不能物の導入拡散により形成されたN・ソース領域との間でコンタクト抵抗の小さいコンタクト都を形成するためには、比較的大きな面積でコンククト都を形成することが望まれる。

特閒平1-94672(3)

2の類料面の部分で、ほぼその厚さ方向にコンタクトをとる構造となっていたため、A & ソース電極 4 3 と N・ソース領域 3 4 との接触面積が少なくなってコンタクト抵抗が増し、この部分でオン
低抗が上昇してしまうという問題点があった。
(発明が解決しようとする問題点)

. 5

第1の世来例では、N・ソース領域形成のためのN・区域の際に、Pウェルのコンタクト 部を表面に残すためのフォトリソグラフィエ程とソース・Pウェル共通コンタクト孔の際孔の原本・Pウェル共通コンタクト孔の際孔のアメトリソグラフィエ程との2成のフォトリソグラフィエ程との2成のフォトリソグラフィスないので、コンタクトのの面積が大きくなり、セルサイズを超いてセル密度を高め、オン低いの低減を図ることが難しいという両項点があった。

また、第2の提来例では、N・ソース領域形成の際に、Pウェルのコンタクト部を表面に残すためのフォトリングラフィエ飛が省略されてセル密

成の向上が図られているが、AL材質で形成されたソース電板と扱い拡放課さのN・ソース領域とない拡放課さの厚さ方向に がV字端の模料面の部分で、ほぼその厚さ方向に コンタクトをとる構造となっていたため、ALY ース電板とN・ソース領域との接触面積が少なく なってコンタクト抵抗が増し、この部分でオン抵 なったコンタクト抵抗が増し、この部分でオン抵

この発明は、このような従来の周頃点に着目してなされたもので、セルサイズを紹介してセル氏 成を高め、またソース電板とソース領域およウェ ルとのコンタクト低抗を低下させてオン低抗を低 減させることのできる収形MOSFETを提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

この発明は上記問題点を解決するために、ドレインとして作用する第1等電形層と、 該第1等電形図内に形成された第2等電形のウェルと、 減ウェル内に形成された第1等電形のソース領域と、 該ソース領域と向記第1等電形層との間の前記つ

ェル上にゲート 絶様観を介して設けられ当該ウェルにチャネルを誘起させるゲート 追極と、前記ソース領域を段逸して前記ウェルに達する湖が穿設され少なくとも前記ウェルに対しては前記満内に形成された 百融 点金属からなるコンタクト 郎を介して当該ウェルおよび前記ソース領域に接続されたソース 円板とを有することを受旨とする。 (作用)

ソース 電極とソース領域およびウェルとのコンタクト部に、ソース領域を貫通してウェルに達する講が穿設され、ソース領域形成のための第1 導電形不純物の拡散の際に、ウェルのコンタクトがを表面に残すためのフォトリソグラフィエ母が省略されてセル密度が高められる。

また、少なくとも第2場電形のウェルに対して は高融点金属をコンタクトさせてオーミック性接触としているので、接触面積が小さくなる第1場 電形のソース領域に対してはウェル側と同様の高 融点金属または接触電位差の小さい材質を選択し てコンタクトさせることができ、ソース領域およ びウェルの両者とソース電板とのコンタクト低抗 が低下される。

(実施例)

以下、この発明の実施別を図面に基づいて説明する。

第1回ないし第4回は、この発明の第1実施例を示す図である。

また、 N・ソース領域 4 と N 形 ペース 2 2 と の 2 に がける P ウェル 3 上 に は、 P ウェル 3 の 表面 2 に チャネル 3 a を 5 に む せる た め の 多 枯 品 シ リコン から なる ゲート 省 極 6 が、 ゲート 絶 核 数 と し て の ゲート 酸 化 契 5 を 介 し て 形 成 さ れ て い る。

特閒平1-94672(4)

7 はPSGからなる中間絶縁段であり、中間格 縁段7には、コンタクト孔8が開孔され、この中 **聞絶縁以7をマスクとした反応性イオンエッチン** グ等の異方性エッチングによりN・ソース領域4 を負換してPウェル3に達する断面面形の項9が 穿設されている。そして第9内には、その底部に おけるPウェル3の部分に高速点金属であるタン グステン(W) 1 1 が 1 μ m 程度の厚さに堆積さ れ、このタングステン11上にN・多結品シリコ ン12が埋込まれている。A貝段で形成されたソ - ス電板13は、N° 多粘晶シリコン12に比較 的広い面積でコンタクトがとられ、ソース電極 1 3 は、N°ソース領域4に対し、そのN°多結晶 シリコン12を介して接続され、Pウェル3に対 しては、N°多結品シリコン12およびタングス テン11を介して接続されている。また、N・基 板1の裏面には、図示省略のドレイン電極が設け られている.

次いで製造工程の一例を第2回の (a) ~ (·e) を用いて説明することにより、その構成をさらに

詳述する。なお、以下の説明において、 (a) ~ (e) の各項目記号は、第2図の (a) ~ (e) のそれぞれに対応する

(b) 中間絶縁似7をマスクとした反応性イオンエッチングによる異方性エッチングを利用してい、ソース演成4を貫通してPウェル3に達する新面函形の限9を穿設する。

(c) ハロゲン化タングステンの週元反応の下 地依存性を利用して満9の選郎、即ちPウェル3

の部分に選択的に金属タングステン11を1μm 程度の厚さに堆積する。

(e) A L 観を蒸着したのち、そのパターニングを行なって、 N° 多結晶シリコン 1 2 に比較的広い面景でコンタクトするソース電板 1 3 を形成する

次に、第4回の(a)、(b)を用いて上述のように構成された戦形MOSFETの作用を説明する。

ソース 3 極 1 3 と N * ソース 領域 4 および P ウェル 3 との コンタクト 30 に、 N * ソース 傾域 4 を 図過して P ウェル 3 に 達する 33 9 が 32 設され、 こ の 溝 9 の 壁面で コンタクトをとる 構造とされているので、 N・ソース 領域 4 形成の ための N・ 広 放の際に、 前記 第 1 0 図の 従来 例のように、 P ウェル 3 の コンタクト 部を表面に 段 サ ための フォトリソグラフィエ 程 が 省略されて、 セル密度 が 高められる・

また、上記のようなコンタクト構造とされているにめ、接触節様が比較的小さくなる N・ソース であため、接触節様が比較的小さくなる N・ソース を放ける はない ない のの のの で いる・ 即 3 世 に して コンククト 紙 折が下げられている・ 即 3 世 に して コンククト 紙 折が下げられている・ 即 3 世 の で は は 同 じ 位 を ない かっため、 両 者間の 接触で は ない かっための みで 決められて 小さくない こうない スカー・ ある・

一方、満り内に埋込んだN*多結局シリコン12を、そのままPウェル3に接触させると整流接触となるので不具合が生じる。このため、Pウェ

1

そして、 A & 製で形成されたソース電極 1 3 は、N・ 多 店品 シリコン 1 2 に比較的広い 面 船で接触させることにより低低抗化が図られている。したがって、 ソース電極 1 3 は、N・ソース領域 4 に対しては、 A & 1 3 - N・多 結晶 シリコン 1 2 - N・ソース領域 4 の程路で低低抗とされ、また Pウェル 3 に対しては、 A & 1 3 - N・ 多 結晶 シリコン 1 2 - タングステン 1 1 - Pウェル 3 の オーミック性の軽路で低低抗とされている。

而して、前述のセルサイズの紹小によるセル密 皮の向上と、ソース電極 1 3 と N・ソース領域 4 および P ウェル 3 とのコンタクト 低抗の 低下によ りオン抵抗が低減されている.

そして、N・ 基板 1 下面のドレイン電板に所要 如の正電圧が加えられ、ゲート電極 6 に関数電圧 以上のゲート電圧が加えられると、チャネル3 a が導通し、オン低抗の低減によりドレイン電極か らソース電極 1 3 に十分大なる電流が流れて大電 流出力特性が傾られる。

また、Pウェル3からソース電镀13までの低低が下げられているので、根形MOSFET内にな生的に形成されているNPNバイボーラトランジスタのベース低抗が低減され高温時にPウェル3の低方向の拡り低抗が分のベース低抗が上昇しても当該バイボーラトランジスタがオン状態に転じることが防止されて2次降伏に至る耐量が向上される。

次いで、第5回には、この発用の第2変施例を示す。なお、第5回および後述の第6回等において前記第1回における部材および部位と同一ないし均等のものは、前記と同一符号を以って示し、 項項した説明を省略する。

この実施例は、N・ソース領域4に接触させる
N・多結品シリコンを、満9内への埋込みとせず
輝いN・多結品シリコン815とし、このN・多 結品シリコン815の上にA & 膜のソース電板 1 3を形成したものである。

この実施例によれば、A L 級で形成されたソース 団 低 1 3 を、一層 広い 而積で N・ 多 結晶 シリコン 1 5 に 接触させることができるので、 当該 両 者間 の コンタクト 低抗を一層 低低抗とすることができる。

セルサイズの縮小によるセル密度の向上作用等 は、前記第1実施例のものとほぼ同様である。

第6 図ないし謂9 図には、この我明の第3 実成別を示す。この実施例は、清架設のためのマスク形成の際におけるフォトリソグラフィエ殴も省略してセルサイズの一層の超小を図り、セル密度を一番高めるようにしたものである。

この 実施 努の 縦形 M O S F E T の 構成 を 説 明 する と 、 第 6 図 中 、 1 6 は シリコン 整 化 膜 (S i 3 N 4) で あ り 、 多 結 品 シリコン か ら な る ゲ ー ト 缶

板 6 は、このシリコン窓化似16をマスクとしたエッチングにより所変形状に形成されている。17はシリコン酸化級のサイドウオールであり、ゲート 電極 6 の端面に対し自己整合的に形成されている。N・ソース 領域 4 を買適して P ウェル3 に 達する 断面 雨形の 两 9 は、シリコン 定化 楔 1 6 および サイドウオール 1 7 をマスクとした 異方性エッチングにより 死設されている。

そして、 満 9 内に タングステン 1 8 が埋込まれ、 A 1 段で形成されたソース電板 1 3 は、この埋込 みタングステン 1 8 を介して N・ソース領域 4 お よび P ウェル 3 に共通に接続されている。

次いで、製造工程の一例を第7回の(a)~(9)を用いて説明することにより、その似成をさらに訴述する。

(a) N形ペース 窓 2 の 表面に、 無酸 化により ゲート 酸 化 類 5 と なる シリコン 酸 化 製 を 所 要 の 厚 さ に 形 板 し、 この シリコン 酸 化 製 上 に 班 預 し た 多 店 品 シリコン を、 シリコン 窓 化 具 1 6 を マ ス ク に し て エッチング し、ゲート 電 性 6 を 形 成 する。

.1

(b) ゲート電板 6 をマスクとした 2 単位故により P ウェル 3 および N・ソース 領域 4 を形成する。

(c) 第8図の(a) ~(c) に示すように、 全面にCVD 法によりシリコン酸化膜を堆積した のち、反応性イオンエッチングを用いた異方性エッチングはにより、そのシリコン酸化膜を全のオートでは6の関係にサイドウオール17を形成する。ゲート電極6を網成する多りコンの厚さを0.4~0.5μmm、CVD 法により堆積するシリコン酸化膜の厚さを0.6 ~0.7μmとすると、サイドウオール17の積 方向最近に対し自己整合的に形成される。

(d) ゲート 看板 6 上のシリコン翼化膜 1 6 とシリコン酸化膜のサイドウォール 1 7 をマスクとした異方性エッチングにより N・ソース領域 4 を 函過して P ウェル 3 に達する減 9 を穿設する。

(e) 溝9の下地であるシリコンに対し、ハロ ゲン化タングステンの選元反応によりタングステ ンを選択的に成長させ、埋込みタングステン18を形成する。

(「) C V D 法により中間絶縁以7 となる P S G を全面に堆積し、フォトリソグラフィ法によりコンタクト孔1 9 を開孔する。 P S G による中間絶縁以7 は、その下地の絶縁関がゲート電極6の上部端回21の部分で耐くなり、ゲート・ソース間耐圧が低下するのを防止するために行なわれる。

(g) A L 収を競者したのち、そのパターニングを行なって、埋込みタングステン 1 8 にコンタクトするソース電極 1 3 を形成する。

次いで、第9回の(a)、(b)を用いて上述のように構成された収形MOSFETの作用を訳明する。

N・ソース領域4形成のためのN・拡散の際に、Pウェル3のコンタクト部を表面に残すためのフォトリソグラフィエ程が省略されることは、前記第1実版例の場合と同様である。

そして、この実施例では、満9 穿設のためのマ スクが、ゲート電極6 の増加に対して自己監合的

に形成されたシリコン酸化膜のサイドウオール 1 7とゲート電極6上のシリコン窒化膜16とをマ スクとした異方性エッチングにより行なわれる。 したがって満り穿設のためのマスクを形成するフ ォトリソグラフィエ程も省略されるので、このた めのマスク合わせ余裕分が不要となり、ソース領 域 4 のコンタクト面とゲート 36 板 6 の 端面間の 50 暖を知路することができてセルサイズが一層格小 され、セル密度が一層高められる。第9回の(a) 、 (b) は、このセルサイズの箱小効果を示した もので、第9図(a)に示すこの実施例のものは、 牌り合うゲート徴帳6同士間の距離し1、即ちコ ンタクト領域の船は例えば64m程度になるのに 対し類9図(b)に示す比較例のものにおけるこ れに対応した距離しょは9μm程度であり、この 実態例のものはセルサイズが大幅に超小されてい る。因みに、新9図(a)中のL2 = 5 µm、L 3 = 3 µ m 程度であるのに対し、第9図(b)中 の L s = 6 μ m 、 L a = 3 μ m 程度である。なお、 **第9図(b)中の22は奇生NPNトランジスタ**

を示している。

また、この実施例では接触面積が比較的小さくなる N*ソース 領域 4 に対しても高融点金銭である タングステン 1 8 を接触させ、トンネル効果によってオーミック接触としている。

而して、セルサイズの一層の超小によるセル密度の向上と、ソース電板13とN・ソース領域4 およびPウェル3とのコンタクト抵抗の低下によ りオン抵抗が一層低減されている。

さらに、この実施例では、ゲート電板6の下方に入り込んでいるPウェル3の端部からN・ソース領域4のコンタクト面(実質的に埋込み電板の位置)までの距離が前述のように短縮されているため、寄生NPNバイポーラトランジスタ22のペース販流が一層小さくなり、2次降伏科団が一層西められる。

なお、上述の各実施例ではNチャネルの報形MOSFETについて説明したが、Pチャネルのものにも適用できる。また、報形MOSFETを構成要素とする半導体接収、例えば電導度変調形M

特閒平1~94672(7)

OSFETにも適用できる。

さらに、少なくともPウェルに接触させる高雄 点金属としては、タングステン(W)の他にモリ プデン(Mo)等も適用することができ、またこのような高融点金属とシリコンとの化合物である シリサイドを選用することもできる。

〔発明の効果〕

į

幅とソース領域およびウェルとのコンタクト抵抗を低下させることができる。 したがって前述のセル 密度が高められることとも相まってオン抵抗を低減させることができるという利点がある。

4. 図面の簡単な説明

第11回は第2の従来例を示す断面図である。

1:N° 益板、

2: N 形ペース圏(第1 導電形層)、

3:ウェル、

3 a:チャネル、

4:N*ソース領域、

5: ゲート酸化数(ゲート絶縁額)、


6:ゲート電板、 7:中間絶縁膜、

9:流.


12、15:N* 多結為シリコン、

13:ソース電極。


代理人 弁理士 三 好 保 男



特閒平1-94672(8)




特開平1-94672(9)



承10 図(付)

第 9 図 (b)



第11四

(54) VERTICAL MOSFET


(11) 1-94672 (A) (11) 1-94672 (A) (43) 13.4.1989 (19) JP (21) Appl. No. 62-251448 (22) 7.10.1987

(1) NISSAN MOTOR CO LTD (72) TAMOTSU TOMINAGA

(51) Int. Cl⁴. H01L29.78

PURPOSE: To increase cell density while reducing the cell dimensions, and to decrease on-resistances while decreasing a contact resistance between a source electrode and a source region and well by punching a groove which reaches the well while extending through the source region at a contact between the source electrode and the source region and well, or like means,

CONSTITUTION: A vertical MOSFET comprises a first conductive type layer 2 acting as a drain; a second conductive type well 3 arranged within the first conductive type layer 2: a first conductive type source region 4 arranged within the well 3; a gate electrode, which will induce a channel 3a for the well 3, arranged on the well 3 located between the source region 4 and the first conductive type layer 2 while interposing a gate insulating film 5; a source electrode 13 which is connected to the well 3 and source region 4 while interposing, at least relative to the well 3, a contact part 11 consisting of a high melting point metal formed within a groove 9, the groove being punched in such a way as to extend through the source region 4. For example, within said groove 9, tungsten 11 is deposited on the bottom thereof, or a P-well 3, while N polycrystalline silicon 12 is buried therein.



22/22/